Resumo
- IBM anunciou tecnologia com nó de 0,7 nanômetro (7 angstroms), permitindo que um chip do tamanho de uma unha concentre cerca de 100 bilhões de transistores;
- nova tecnologia, que utiliza uma arquitetura de transistor do tipo Nanostack, oferece até 50% mais desempenho ou até 70% menos consumo energético em relação ao nó de 2 nm anunciado em 2021;
- IBM prevê que chips com nó “sub-1 nanômetro” entrarão em produção dentro dos próximos cinco anos, podendo beneficiar aplicações de inteligência artificial e outras áreas.
As pesquisas sobre tecnologias de fabricação de chips acabam de chegar a um nível notável: a IBM anunciou a sua primeira tecnologia de chip com nó “sub-1 nanômetro”. Trata-se de uma arquitetura de transistor com nó de 0,7 nm ou 7 angstroms, para ser exato. Isso permite que um chip do tamanho aproximado de uma unha concentre cerca de 100 bilhões de transistores.
Convém deixar claro desde já que 1 angstrom é uma medida que corresponde a 0,1 nanômetro. É por isso que a tecnologia apresentada pela IBM pode ser descrita como um nó de 0,7 nm ou de 7 angstroms.
Para você ter noção do salto tecnológico que isso representa, em 2021, a IBM anunciou um processo de fabricação de 2 nanômetros. Esse patamar, que continua impressionante até os dias atuais, permite que um chip com o mesmo tamanho de uma unha abrigue cerca de 50 bilhões de transistores.
Isso significa que, em cinco anos, a IBM praticamente dobrou a quantidade de transistores que podem ser acomodados na mesma área de um chip.
Em termos um pouco mais práticos, a companhia indica que o chip com tecnologia de 0,7 nm oferece até 50% mais desempenho ou até 70% menos consumo energético para o mesmo nível de desempenho em relação ao nó de 2 nm anunciado em 2021. É um avanço expressivo para uma época com alta demanda por IA, embora aplicações de outros tipos também possam ser beneficiadas.
Como a IBM chegou a um chip de 7 angstroms?
A principal característica da nova tecnologia é uma arquitetura de transistor do tipo Nanostack, que empilha e intercala camadas de transistores.
Para entendermos o que isso significa, olhemos novamente para a tecnologia de 2 nm (que, reforço, continua sendo impressionante). Nela, os transistores seguem uma abordagem do tipo Nanosheet, em que camadas de silício são empilhadas dentro de cada transistor.
O Nanostack vai além, pois mantém os canais Nanosheet, mas coloca um transistor sobre o outro, otimizando o espaço disponível de modo que mais transistores caibam na mesma área de silício que seria ocupada pela tecnologia anterior.
O mais recente avanço de chip da IBM marca um momento histórico na computação, levando a tecnologia além da era do nanômetro para a escala dos átomos.
Com nossa nova arquitetura Nanostack, não estamos apenas criando transistores menores, estamos reinventando a forma como os chips são construídos para oferecer muito mais potência e eficiência energética.
Jay Gambetta, Diretor da IBM Research e IBM Fellow
É claro que esse tipo de tecnologia não tem adoção imediata. Mas também não estamos falando de algo para um futuro muito distante: a IBM prevê que chips com nó “sub-1 nanômetro” entrarão em produção dentro dos próximos cinco anos.
